Choisir Capgemini, c'est choisir une entreprise où vous serez en mesure de façonner votre carrière selon vos aspirations. Avec le soutien et l'inspiration d'une communauté d'experts dans le monde entier, vous pourrez réécrire votre futur. Rejoignez-nous pour redéfinir les limites de ce qui est possible, contribuer à libérer la valeur de la technologie pour les plus grandes organisations et participer à la construction d'un monde plus durable et inclusif.
* Définition et spécification d'architectures d'ASIC (Fonctionnelle et Testabilité)
* Modélisation en RTL (VHDL, Verilog) avec une emphase sur la conception de modules ASIC.
* Vérification de la modélisation dans un environnement ASIC (UVM)
* Implementation & simulation du Design For Test (DFT, ATPG)
* Design physique du circuit jusqu'au GDSII (Synthèse, PlacementRoutage, DRC, LVS)
Idéalement issu(e) d'une école d'ingénieur ou d'une formation universitaire Bac +5 en (micro)électronique. Tout niveau d'expérience sera considéré, du débutant à l'expert.
Le poste est également ouvert aux techniciens expérimenté(e)s (10 ans minimum) spécialisés dans la conception des ASIC.
Compétences recherchées :
* Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C)
* Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
* Conception de module RTL (IP) et intégration-création de Top
* Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM)
* Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG
* Synthèse, STA, Preuve formelle
* Définition des contraintes de placement et de timings
* Implémentation et vérification physique (Floorplan, Partitionnement, Pad Ring, Place and Route, DRC, LVS, EMIR, contraintes Package ; DEF/LEF/GDSII)
* Support aux équipes & clients après Tape Out
* Connaissance des outils EDA ASIC (Cadence, Siemens, Synopsys)
* Automatisation de tests (Tcl, Python).
Rejoignez-nous : Au sein d'une équipe dynamique en très forte croissance, vous interviendrez en autonomie sur des projets technologiquement avancés dans le domaine des semi-conducteurs, en mettant l'accent sur les ASIC. Si vous appréciez le travail en équipe, que votre professionnalisme et votre bon relationnel sont des atouts essentiels, alors n'hésitez plus à nous rejoindre.
À compétences égales, ce poste est ouvert aux personnes en situation de handicap.
Idéalement issu(e) d'une école d'ingénieur ou d'une formation universitaire Bac +5 en (micro)électronique. Tout niveau d'expérience sera considéré, du débutant à l'expert.
Le poste est également ouvert aux techniciens expérimenté(e)s (10 ans minimum) spécialisés dans la conception des ASIC.
Compétences recherchées :
* Vous avez une expérience sur des ASICs, MPU, MCU ou des FPGA embarquant les ISA ou fonctionnalités suivantes (ARM, RISCV, CML, NOC, PCIe, CXL, DDR, HBM, USB, I3C)
* Codage VHDL et/ou System Verilog ou Verilog ou SystemC (IP, Top, Test Bench, OVM, UVM)
* Conception de module RTL (IP) et intégration-création de Top
* Vérification virtuelle de modules et d'ASIC Top (RTL & timings - C, C++, UVM)
* Design for Test (DFT), implementation, generation, simulation, debug des patterns ATPG
* Synthèse, STA, Preuve formelle
* Définition des contraintes de placement et de timings
* Implémentation et vérification physique (Floorplan, Partitionnement, Pad Ring, Place and Route, DRC, LVS, EMIR, contraintes Package ; DEF/LEF/GDSII)
* Support aux équipes & clients après Tape Out
* Connaissance des outils EDA ASIC (Cadence, Siemens, Synopsys)
* Automatisation de tests (Tcl, Python).
Rejoignez-nous : Au sein d'une équipe dynamique en très forte croissance, vous interviendrez en autonomie sur des projets technologiquement avancés dans le domaine des semi-conducteurs, en mettant l'accent sur les ASIC. Si vous appréciez le travail en équipe, que votre professionnalisme et votre bon relationnel sont des atouts essentiels, alors n'hésitez plus à nous rejoindre.
À compétences égales, ce poste est ouvert aux personnes en situation de handicap.